

PAT-NO: JP02001168194A  
DOCUMENT-IDENTIFIER: JP 2001168194 A  
TITLE: SEMICONDUCTOR DEVICE  
PUBN-DATE: June 22, 2001

## INVENTOR-INFORMATION:

NAME	COUNTRY
TAKASU, HIROAKI	N/A

## ASSIGNEE-INFORMATION:

NAME	COUNTRY
SEIKO INSTRUMENTS INC	N/A

APPL-NO: JP11344819

APPL-DATE: December 3, 1999

INT-CL (IPC): H01L021/82, B23K026/00 , H01L021/301 ,  
H01L027/01

## ABSTRACT:

PROBLEM TO BE SOLVED: To cut a fuse with high precision in a semiconductor device that trims the fuse with a laser and reduce the area of a laser trimming positioning pattern in the scribe line region.

SOLUTION: For the laser trimming positioning pattern, the boundary between a high optical reflectivity region and a low optical reflectivity region, that is, the place where optical reflectivity changes sharply can be specified according to the pattern formed with the same thin film as a fuse element for laser trimming. Further, the desirable relations between the dimensions inside

the laser trimming positioning pattern and a laser beam spot diameter is shown.

Besides, the laser trimming positioning pattern is formed in the existing pad region and the bleeder resistor region of a semiconductor integrated circuit chip and arranged in the intersection of the scribe line. The occupied area is reduced by using a continuous structure in which is called the theta mark function for performing comparatively rough alignment against the direction of rotation of a semiconductor wafer and the trimming mark function for accurate alignment against the individual semiconductor integrated circuit that is repetitively arranged can be used for a double purpose.

COPYRIGHT: (C)2001,JPO

⑨日本国特許庁(JP)

⑩特許出願公開

⑪公開特許公報(A) 昭60-42846

⑫Int.Cl.

H 01 L 21/78

識別記号

庁内整理番号

A-7131-5F

⑬公開 昭和60年(1985)3月7日

審査請求 未請求 発明の数 1 (全4頁)

⑭発明の名称 半導体ウェーハダイシング方法

⑮特願 昭58-151447

⑯出願 昭58(1983)8月18日

⑰発明者 柳 明 広 大津市晴嵐2丁目9番1号 関西日本電気株式会社内  
⑱出願人 関西日本電気株式会社 大津市晴嵐2丁目9番1号  
⑲代理人 弁理士 江原 省吾 外1名

明細書

1. 発明の名称

半導体ウェーハダイシング方法

2. 特許請求の範囲

III 多数の半導体素子を形成した半導体ウェーハ裏面の各半導体素子分離予定線の所望交叉点部分にアライメント用マーキングを形成する工程、当該アライメント用マーキングを基準に半導体ウェーハ裏面の各半導体素子間に予め溝を形成する工程、この半導体ウェーハ裏面に接着シートを貼布して半導体ウェーハ裏面から前述溝に達する位置までブレードで切断して半導体素子毎に分割する工程とを含むことを特徴とする半導体ウェーハダイシング方法。

3. 発明の詳細な説明

イ、産業上の利用分野

この発明は多数の半導体素子を形成済み半導体ウェーハを半導体素子毎に細分割するダイシング方法に関する。

ロ、従来技術

半導体ウェーハダイシング方法には半導体ウェーハ（以下単にウェーハと称す）裏面をダイシング用チャックテーブル上に固定して裏面から各半導体素子（以下単に素子と称す）間をウェーハ厚の $\frac{1}{3}$ ～ $\frac{1}{2}$ の深さまで切削し溝を形成した後ウェーハを接着シートに移し替え貼布しておき接着シートを引き伸ばしてブレーキングし各素子に細分割する方法やまず最初にウェーハ裏面に接着シートを貼布してから同様に、ウェーハの各素子間をウェーハ厚の $\frac{1}{3}$ ～ $\frac{1}{2}$ の深さまで切削して溝を形成し、その後接着シートを放射状に伸張させてウェーハを各素子毎に細分割する方法がある。この各方法はウェーハに途中の深さまで溝を形成してこの溝を起点として引裂き各素子に分割するため、この細分割時の機械的ショックで素子が接着シートから外れたり、隣接する素子同士が一部重なつて接着シートからの素子取出を難しくしたりすることがあつた。そこでこれら問題を解決するものとして、ウェーハの各素子間を高周回転する円形ブレー

ドで完全カットする方式のダイシング方法が實用される傾向にある。

この完全カット方式のダイシング方法の従来例を第1図乃至第3図を参照しながら説明すると、(1)はクエーハ(2)(2)。。。はクエーハ(3)に格子状配列に形成された多數の粒子、(3)はクエーハ(3)の裏面に貼された接着シート、(4)は接着シート(3)を離脱可能に設置保持する円形ステージ、(5)は円形ステージ(4)上方で粒子(2)(2)。。。の配列方向に相対平行移動するダイサとしての円板ブレードである。尚、クエーハ(3)は裏面に各粒子(2)(2)。。。の裏面電極となるメタライズ層を形成した一般的なもので説明する。また接着シート(3)は伸張可能なシート本体(3a)の上面に接着剤(3b)の層を設置したもので、この接着剤(3b)によりクエーハ(3)が接着固定される。

#### ハ、絶縁が解決しようとする問題点

上記完全カット方式はステージ(4)とブレード(5)を相対移動させて、高周回転するブレード(5)でクエーハ(3)の各粒子間に第3図に示す如くタ

エーハ厚より深く接着剤(3b)からシート本体(3a)の表面部にまで届く深さで順次切削して各粒子毎に細分割する方法である。この方法によるとクエーハ(3)はクエーハカット完了の段階で各粒子毎に完全細分割されるので、接着シート(3)の伸張時に粒子剥れ等のトラブルが発生する心配が無くなる。

ところが、ブレード(5)で接着シート(3)の接着剤(3b)をも必然的に同時カットしてしまうため、カッティング時に接着剤(3b)の切削肩が周辺に飛散して一部が粒子(2)上に付着してダイシング工程の歩留りを低下させたり、ブレード(5)に自身に不都合にも付着してしまい、ブレード(5)の切削能力を低下させてしまうばかりか、ブレードの刃こぼれを避めてしまい寿命を短くすることがあつた。またブレード(5)の切削能力低下によりカッティング時に粒子(2)に加わる負荷が大きくなつて粒子(2)が位置ずれを起す危険性も大であつた。

またクエーハ(3)は通常その表面から完全カッ

トされるが、場合によつてはクエーハ(3)の裏面を接着シート(3)に接着して裏面より完全カットすることがある。このような場合、ノコのブレード(5)で完全カットを行なっていくと裏面のメタライズ層(6)の被切削部端にパリが生じたり、最悪の場合には粒子(2)裏面から剥れることがあつて完全カットの信頼性が極めて低くかつた。

#### ニ、問題点を解決するための手段

本発明は上記完全カット方式のダイシング方法の問題点に鑑みなされたもので、これを解決する手段として、次の(a)～(e)の各工程からなるダイシング方法を提供する。

(a)、格子状配列で多數の粒子が形成されたクエーハの裏面に、その裏面の各粒子間にある格子状の粒子分離予定線(以下ストリート線と称す)の交点と対応する多數の所望箇所にアライメント用マーキングを形成する。

(b)、上述アライメント用マーキングを基準にしてクエーハ裏面に、裏面のストリート線と対

応する裏面ストリート線を跡書きして、この裏面ストリート線に沿つてクエーハ裏面にクエーハ厚の $\frac{1}{10}$ 程度の深さの溝を予め形成する。

(c)、クエーハ裏面を接着シート上に貼布してクエーハ裏面からクエーハをブレードで裏面ストリート線に沿つて前記溝に達する深さまで切削して各粒子毎に細分割する。

このようにすると接着シートの接着剤を切断すること無くクエーハの完全カットが可能で接着剤により発生していた従来トラブルが皆無となる。またクエーハ裏面にメタライズ層が在り、これを上記工程(b)の溝形成時に選択切削しても、この切削は途中カットで行われるので完全カット時のようなメタライズ層の削離等のトラブル発生が減少する。

#### ホ、実施例

上記クエーハ(3)に対する本発明のダイシング方法を第4図乃至第8図を参照しながら説明する。

先ず第4図に示すように1枚のクエーハ(3)の

表面を $\square$ 、裏面を $\triangle$ とし、表面 $\square$ には粒子(12)(12)。。。の形成時に各粒子間にストリート線 $\square$ が形成されているものとする。ここで裏面 $\square$ にもストリート線を解消するため、例えば対にして上下方向に近接・離隔する一対のマーキングペン(17)(18)を用意し、上部マーキングペン(17)で裏面ストリート線 $\square$ の交点を押えると共に下部マーキングペン(18)をウエーハ裏面 $\square$ の前記交点と対応する箇所を押えて挟み付けマーキングすることにより、第5図に示すようにウエーハ裏面 $\square$ の多数の例えば $\triangle$ 箇所にアライメント用マーキング(19)(19)。。。を形成する。

次に上述マーキング(19)。。。を基準にして第6図に示すようにウエーハ裏面 $\square$ に裏面 $\square$ のストリート線 $\square$ と正確に対応するストリート線 $\square$ を解消する。而る後第7図に示すようにウエーハ(11)を裏面 $\square$ を下にして例えば真空吸着ステージ(10)上に吸着させておいて、上になつてウエーハ裏面 $\square$ より裏面ストリート線 $\square$ に沿つて例えば比較的刃幅の広いブレード(16)でも

つて順次切削して溝 $\square$ を形成する。この溝 $\square$ の深さ $d_1$ はウエーハ肉厚 $d_2$ の約 $1/10$ 程度で、通常のウエーハにおいては $2.0 \sim 5.0 \mu\text{m}$ 程度であり、この時メタライズ層(16)は完全カットされるがブレード(16)はウエーハ(11)を浅くカッティングするだけのものであるので、メタライズ層(16)にバリや剥れが生じる心配は無い。尚、溝 $\square$ はブレード(16)による切削に限らず、レーザ光照射で順次形成する等してもよい。

次にウエーハ(11)上に從来同様の接着シート(13)を貼布してからステージ(10)より外し、接着シート(13)をウエーハ(11)を上にしてダイシング用ステージ(4)上に張設する。

而る後第8図に示すようにウエーハ(11)の上になつた表面 $\square$ から裏面ストリート線 $\square$ に沿つて從来同様なブレード(16)でウエーハ(11)を完全カットする。この完全カットはブレード(16)が溝 $\square$ の底面に達する程度の深さで行う。つまり溝 $\square$ の形成によりブレード(16)で接着シート(13)の接着剤(3b)を切削することなくウエーハ(11)を順次完

全カットすることが容易に可能となる。従つて接着剤(3b)の切削屑が粒子(12)やブレード(16)に付着する心配が無くなり、歩留り向上、ブレード(16)の長寿命化が図れる。また溝 $\square$ の内の空間がウエーハ切削時に空冷効果を発揮し、またウエーハ切削屑の排出構としても作用するので、ダイシング工程の歩留りをより一層向上させる。

#### ヘ. 発明の効果

以上説明したように、本発明によればダイシング工程における歩留り改善が図れ、且つダイシング用ブレードの長寿命化が可能である。またウエーハ裏面に予め溝を形成しておく反対側の表面から切り込んで貫通させる両面カットによる完全カット方式のためウエーハ切削時の機械的、熱的ショックが小さくなり、接着シート上での粒子の位置ずれ等の不都合が減少する。

#### K. 図面の簡単な説明


第1図は從来の半導体ウエーハダイシング方法を説明するためのダイシング装置の平面図、第2図は第1図の△-△線に沿う断面図、第3

図は第2図のB-B線に沿う拡大断面図、第4図乃至第8図は本発明の方法を説明するためのもので、第4図は半導体ウエーハ剖視図、第5図と第6図は半導体ウエーハ裏面図、第7図と第8図は半導体ウエーハ部分断面図である。

(11)。。半導体ウエーハ、(12)。。半導体粒子、(13)。。接着シート、(16)。。ブレード、(8)。。アライメント用マーキング、(24)。。溝、(25)。。裏面の粒子分離予定線。


特許出願人 関西日本電気株式会社  
代理人 江原省吾  
江原秀  
  


第1図




第2図




第3図




第4図



第5図



第7図



第8図

